技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件制造的技術(shù)領(lǐng)域，特別涉及一種SGT器件的工藝方法及SGT器件。

背景技術(shù)

MOSFET大致可以分為以下幾類：（1）平面型MOSFET；（2）Trench （溝槽型）MOSFET，主要用于低壓領(lǐng)域；（3）SGT（Shielded Gate Transistor，屏蔽柵溝槽）MOSFET，主要用于中壓和低壓領(lǐng)域；（4）SJ-（超結(jié)）MOSFET，主要在高壓領(lǐng)域應(yīng)用。

其中，SGT MOSFET結(jié)構(gòu)具有電荷耦合效應(yīng)，在傳統(tǒng)溝槽型MOSFET器件PN結(jié)垂直耗盡的基礎(chǔ)上引入了水平耗盡，在采用同樣摻雜濃度的外延材料情況下，器件可以獲得更高的擊穿電壓。較深的溝槽深度，可以利用更多的硅體積來吸收EAS（Energy AvalancheStress，雪崩能量測試）能量，所以SGT在雪崩時(shí)更能承受雪崩擊穿和浪涌電流。在開關(guān)電源、電機(jī)控制、動力電池系統(tǒng)等應(yīng)用領(lǐng)域中，SGT MOSFET配合先進(jìn)封裝，大大提高了系統(tǒng)的效能和功率密度。

在常規(guī)工藝中，SGT的形成是在外延襯底上挖好溝槽后，先通過熱氧形成側(cè)壁氧化層，然后向溝槽填充多晶硅，將多晶硅往下蝕刻形成屏蔽柵，然后再用濕法蝕刻去除側(cè)壁的氧化層，再通過氧化生成柵氧后再填充多晶硅形成柵極，這種工藝得到的SGT電場強(qiáng)度的尖峰在阱區(qū)與EPI（通過外延技術(shù)生長的硅）形成的PN結(jié)與溝槽底部處。

SGT的耐壓可以用電場強(qiáng)度曲線延溝槽方向的積分面積來表征，積分面積越大，耐壓越高。傳統(tǒng)的SGT雖然引入了水平耗盡，但是電場強(qiáng)度的尖峰在阱區(qū)與EPI形成的PN結(jié)與溝槽底部處，電場強(qiáng)度分布呈“M”型，中間的部分有凹陷，使得耐壓能力受限。

發(fā)明內(nèi)容

基于此，本發(fā)明的目的是提供一種SGT器件的工藝方法及SGT器件，旨在解決上述技術(shù)問題。工藝方法包括：

1、提供一N型外延襯底1，并在其上進(jìn)行刻蝕，得到具有第一溝槽的N型外延襯底。第一溝槽的深度為5.5μm~6.5μm。

2、通過熱氧化的方式，在第一溝槽內(nèi)壁生長第一氧化層2。在溫度為800℃~1000℃的條件下通入氧氣，生長厚度為5600?~6500?，作為后續(xù)屏蔽柵與N型外延襯底1的有效隔離。若厚度太薄，則會導(dǎo)致隔離效果不好，若太厚，則在后續(xù)的多晶硅填充時(shí)，中間會有空隙產(chǎn)生，影響SGT器件質(zhì)量。

3、在具有第一氧化層的第一溝槽內(nèi)填充N型摻雜的多晶硅，并采用CMP技術(shù)磨平后回刻，以在第一溝槽內(nèi)形成屏蔽柵3。屏蔽柵表面與N型外延襯底表面的距離為1.3μm~1.7μm。其中，屏蔽柵可以作為水平方向耗盡的場板。

4、采用濕法刻蝕技術(shù)，將第一溝槽內(nèi)壁的第一氧化層刻蝕預(yù)設(shè)深度2.5μm~3.5μm，以形成用于后續(xù)填充P型摻雜的多晶硅的第二溝槽。第二溝槽的底部位于第一溝槽深度方向上的中間區(qū)域。

5、通過熱氧化的方式，在第二溝槽內(nèi)壁生長預(yù)設(shè)厚度的第二氧化層。第二氧化層即為柵氧化層，厚度為400?~600?。

6、將P型摻雜的多晶硅和N型摻雜的多晶硅依次沉積于第二溝槽內(nèi)。P型摻雜的多晶硅為摻雜硼的多晶硅，硼的摻雜濃度為10¹⁷atoms/cm³~10²¹atoms/ cm³。N型摻雜的多晶硅沉積的厚度為1.2μm~1.4μm。P型摻雜的多晶硅4作為后續(xù)雜質(zhì)的擴(kuò)散源，通過其側(cè)壁的柵氧化層，即第二氧化層，擴(kuò)散到旁邊的EPI（采用外延生長的硅）襯底中，即N型外延襯底1。回刻后，在上方沉積 1.2μm~1.4μm的N型摻雜的多晶硅5，形成柵極。采用CMP技術(shù)磨平。

7、阱摻雜后，在溫度為800℃~1000℃進(jìn)行退火，此時(shí)，之前沉積的P型摻雜的多晶硅中的硼，會通過側(cè)壁的柵氧化層擴(kuò)散到旁邊的N型外延襯底中，以此形成PN結(jié)， SGT溝槽中部區(qū)域水平方向的耗盡增強(qiáng)，具有高擊穿電壓的SGT器件產(chǎn)生。

發(fā)明效果

通過形成第二溝槽，并增強(qiáng)第二溝槽中部位置側(cè)面的mesa（溝槽旁邊的襯底）耗盡，在阱區(qū)與N型外延襯底形成的PN結(jié)與溝槽底部兩個(gè)位置的中間再增加一個(gè)電場強(qiáng)度尖峰，來提高電場強(qiáng)度曲線延溝槽方向的積分面積，從而達(dá)到提高SGT擊穿電壓的效果。

實(shí)施案例

對比例1提供一種SGT器件，通過傳統(tǒng)工藝制備得到。對比例2與實(shí)施例1的區(qū)別在于，步驟4中，采用濕法刻蝕技術(shù)，將第一溝槽內(nèi)壁的第一氧化層刻蝕2μm，以形成用于后續(xù)填充P型摻雜的多晶硅的第二溝槽。

經(jīng)過100V的擊穿電壓測試，有結(jié)論：采用本發(fā)明實(shí)施例中的方法制備得到的SGT器件的擊穿電壓得到明顯改善，最高擊穿電壓可達(dá)114V，而對比例1和對比例2中制備得到的SGT器件的擊穿電壓僅分別為110V和106V。

具體的，第一氧化層刻蝕深度3μm時(shí)的擊穿電壓，比2.5μm時(shí)要高。而當(dāng)超過3μm時(shí)，擊穿電壓無進(jìn)一步改善。當(dāng)小于2.5μm時(shí)，擊穿電壓下降。

在對比例1中，只將N型摻雜的多晶硅沉積于第二溝槽內(nèi)，而未填充P型摻雜的多晶硅時(shí)，SGT器件的擊穿電壓比對比例1中的稍好。

另外，在實(shí)施例6中，在其它條件不變的情況下，當(dāng)硼的摻雜濃度過高，SGT器件的擊穿電壓反而會下降。